República Bolivariana de Venezuela

Universidad de Carabobo

Facultad de Ingeniería

Escuela de Ingeniería Eléctrica y de Telecomunicaciones

Departamento de Lógica Digital

Cátedra de Lógica Digital

**Práctica # 1 – Sesión # 2**

**Objetivo: Implementar funciones lógicas simples utilizando VHDL y la tarjeta de desarrollo BASYS2**

Sección #05 de Laboratorio

**Integrantes:**

Carlos Hernández

C.I.: 25.829.471

Gianfranco Gasbarri

C.I.: 26.654.860

Fecha de entrega: 05/02/19

**Pre-Laboratorio**

**Pregunta 1:** Estudiar el manual de referencia de la tarjeta BASYS2 (archivo Basys2\_rm.pdf) e identificar y señalar en la siguiente figura el dispositivo programable y los elementos de entrada y salida que la tarjeta posee:



**LD0-LD7**

**LEDs**

**Display 7 segmentos de 4 dígitos**

**SW0-SW7**

**Switches**

**BTN0-BTN3**

**Pulsadores**

**Dispositivo**

**programable**

Responda las siguientes preguntas relacionadas con la tarjeta:

* ¿Cuál es el componente principal de la tarjeta? **La FPGA configurable**
* ¿Cuántos LED’s existen? 8 ¿Con cuál valor lógico se iluminan? **1**
* ¿Cuántos pulsadores existen? 4 ¿Qué valor lógico producen al presionarlos? **1**
* ¿Cuántos switches existen? **8**
* Nomenclatura de las señales para referirse a:

Switches: **SW#**

Pulsadores: **BTN#**

LEDs: **LD#**

**Pregunta 2:** Investigue y repase acerca de los fundamentos del lenguaje VHDL:

* **Definición de HDL:** Acrónimo de Hardware Description Language, o en español: Lenguaje de Descripción de Hardware. Es un lenguaje que se emplea para definir y diseñar circuitos electrónicos, más concretamente, circuitos digitales.
* **Significado de VHDL:** Es un acrónimo proveniente de otros dos, los cuales son: VHSIC (Very High Speed Integrated Circuit/Circuito Integrado de Muy Alta Velocidad) y HDL, descrito anteriormente. Por lo tanto, su significado completo sería: Very High Speed Integrated Circuit Hardware Description Language, que al traducir al español es Lenguaje de Descripción de Hardware para Circuitos Integrados de Muy Alta Velocidad.

**Definiciones:**

* **Componente:** Es un modelo de un dispositivo o circuito que cumple con una función lógica, y que se puede reutilizar haciendo uso de la abstracción de la “caja negra”, es decir, sin necesidad de entender su funcionamiento interno.
* **Puertos de Entrada/Salida:** Interfaces a través de las cuales se puede entregar valores externos (en este caso lógicos) a la arquitectura interna de la placa, para ser usados en el circuito.
* **Entidad:** Es la sección de un programa VHDL donde se realiza una representación de una unidad de diseño, componente o bloque básico que se desea implementar en la maquetación del circuito.
* **Arquitectura:** Es la sección de un programa VHDL en la cual se define el comportamiento o funcionamiento interno del circuito.
* **Estructura general de un programa VHDL:** La entidad declara las entradas y salidas de un módulo, mientras que la arquitectura describe el comportamiento de dicho módulo. Se llama “modelo” a la pareja entidad-arquitectura. Usualmente hay entidades que usan internamente a otras entidades, llamadas “de nivel superior”; y entidades que no requieren de ninguna otra, llamadas “de nivel inferior”. Las sintaxis serían las siguientes:
  + **Estructura:**



* + **Arquitectura:**

****

**Pregunta 3:** Recupere e imprima la tabla de la verdad y el diseño, asociados a la solución del problema de la sesión práctica anterior

Ver **Anexo 1**

**Laboratorio**

**Post-Laboratorio**

* **Tabla de la verdad y expresión lógica de la función (Laboratorio 1):**

Ver **Anexo 2**

**Nota:** se ha escogido la expresión POS simplificada debido a que es la menos costosa en implementación.

* **Diagramas de bloque, programas VHDL con anotaciones y simulaciones:**

**Alarma:**

Ver **Anexo 3**

**Alarma\_Top:**




Ver **Anexo 4**

**ANEXOS**

**Anexo 1**


**Anexo 1.1**

**Tabla de la verdad del Pre-Laboratorio, actividad 3 de la P1S1**



**Anexo 1.2**

**Diseño circuital de la tabla de la verdad anterior**




**POS simplificada**

**Anexo 2**

**Anexo 2.1**

**Tabla de la verdad**




**Expresión POS simplificada**



**Anexo 3**

**Anexo 3.1**

**Diagrama de bloques del circuito Alarma**




**Anexo 3.2**

**Código VHDL**


**Anexo 3.2.1**

**Puertos de entrada y salida**




**Anexo 3.2.2**

**Arquitectura y operadores lógicos**



**Anexo 3.3**


**Simulación**



**Anexo 4**

**Anexo 4.1**

**Diagrama de bloques del circuito Alarma\_Top**




**Anexo 4.2**

**Código VHDL**


**Anexo 4.2.1**

**Puertos de entrada y salida**



**Anexo 4.2.2**

**Arquitectura y operadores lógicos**



**Anexo 4.3**

**Simulación**

